Módulos de Alta Densidade de Potência com Chips SiC de Grande Formato
A corrida para a eletrificação do transporte está acelerando, e a busca por veículos elétricos (VEs) com maior autonomia, desempenho superior e menor peso está levando os engenheiros a repensar os componentes fundamentais do powertrain. Enquanto a atenção do público geralmente se concentra na capacidade da bateria, os avanços mais transformadores estão acontecendo no coração do sistema: o inversor de potência. Este componente crítico é responsável por converter a corrente contínua (CC) da bateria na corrente alternada (CA) necessária para impulsionar o motor elétrico. Durante décadas, a tecnologia baseada em silício dominou esse espaço, mas um novo material está rapidamente se tornando o novo padrão-ouro: o carbeto de silício (SiC). Um estudo recente, publicado na revista Journal of Power Supply, apresenta uma inovação significativa no design de módulos de potência em SiC, propondo uma estratégia baseada em chips de grande formato. Esta pesquisa, liderada por cientistas do Instituto de Engenharia Elétrica da Academia de Ciências da China, aborda diretamente um dos desafios mais persistentes na tecnologia dos VE: a distribuição desigual de corrente e temperatura dentro dos módulos de potência. Resolver este problema não é apenas uma questão de eficiência; é um passo crucial para o desenvolvimento de inversores mais potentes, compactos e, acima de tudo, mais confiáveis.
A adoção de dispositivos de SiC representa um salto qualitativo em relação aos tradicionais dispositivos de silício. O SiC possui vantagens intrínsecas que o tornam superior em múltiplos aspectos. Em primeiro lugar, ele tem uma tensão de ruptura muito mais alta, o que permite o funcionamento em níveis de tensão do sistema mais elevados, como as modernas arquiteturas de 800 V. Essas tensões mais altas reduzem a corrente necessária para transmitir a mesma potência, diminuindo assim as perdas resistivas e o calor gerado. Em segundo lugar, os MOSFETs de SiC apresentam perdas de comutação e de condução significativamente menores, o que se traduz diretamente em uma maior eficiência do sistema. Esse ganho de eficiência se converte em uma autonomia maior para o veículo, um fator determinante para a adoção em massa dos VEs. Um terceiro benefício fundamental é sua alta condutividade térmica. O SiC pode dissipar calor muito mais eficientemente do que o silício, permitindo que os dispositivos operem com segurança e confiabilidade a temperaturas de junção mais altas. Essa combinação de propriedades — alta eficiência, capacidade de suportar altas tensões e temperaturas — permite o projeto de inversores menores, mais leves e mais potentes, um objetivo primordial para a próxima geração de veículos elétricos de alto desempenho.
No entanto, dimensionar a tecnologia de SiC para atender às exigências de corrente de centenas de amperes, típicas de veículos de alto desempenho, apresenta um desafio de engenharia significativo. A abordagem tradicional tem sido conectar em paralelo um grande número de chips de SiC menores dentro de um único módulo de potência. Essa estratégia, utilizada em formatos de encapsulamento populares como o HPD (Hybrid PACK Drive), soma a capacidade de muitos dispositivos individuais para alcançar a corrente total exigida. Por exemplo, um módulo de 680 A poderia utilizar 16 chips menores, cada um com uma capacidade de aproximadamente 40-50 A.
Essa arquitetura em paralelo, embora eficaz em teoria, introduz uma vulnerabilidade crítica: o desequilíbrio de corrente e temperatura. Nenhum chip semicondutor é perfeitamente idêntico, mesmo quando fabricados no mesmo wafer. Existem variações inerentes em parâmetros-chave como a resistência no estado de condução (Rds(on)) e a tensão limiar (Vth). Estudos demonstraram que essas variações podem atingir até ±40% para Vth e ±15% para Rds(on) em um mesmo lote de produção. Quando esses chips com parâmetros ligeiramente diferentes são conectados em paralelo, o chip com uma Rds(on) mais baixa conduzirá naturalmente mais corrente do que seus vizinhos. Esse maior fluxo de corrente gera mais calor nesse chip específico, aumentando sua temperatura de junção. Embora os MOSFETs de SiC tenham um coeficiente de temperatura positivo para Rds(on) — o que significa que sua resistência aumenta com a temperatura, fornecendo um mecanismo de autorregulação — esse efeito de retroalimentação negativa é muitas vezes muito lento para compensar completamente o desequilíbrio inicial, especialmente sob condições dinâmicas como uma aceleração rápida. O resultado é a formação de “pontos quentes” (hotspots), onde alguns chips operam a temperaturas significativamente mais altas do que outros.
Esses pontos quentes são muito mais do que um problema de gerenciamento térmico; são uma ameaça direta à confiabilidade a longo prazo. A degradação dos materiais semicondutores e dos materiais de encapsulamento, como as soldas, é um processo altamente dependente da temperatura. Um chip operando a 180 °C envelhecerá exponencialmente mais rápido do que um chip operando a 150 °C. Uma distribuição de temperatura desigual significa que a vida útil de todo o módulo é ditada pelo chip mais fraco e mais quente, e não pela média. Além disso, os ciclos térmicos repetidos (aquecimento e resfriamento) podem causar fadiga mecânica e, eventualmente, falha nas interfaces entre os diferentes materiais do pacote. Portanto, alcançar uma distribuição uniforme de corrente e temperatura não é apenas um objetivo de eficiência; é um requisito fundamental para garantir a durabilidade e a segurança do módulo de potência, um componente crítico em um veículo.
Diante dessas limitações da abordagem de “muitos chips pequenos”, a equipe de pesquisa liderada por Dongrun Li e Puqi Ning propôs uma mudança de paradigma: em vez de conectar em paralelo muitos chips pequenos, defendem o uso de menos chips, mas de um tamanho muito maior. Seu trabalho é baseado no desenvolvimento de uma nova geração de chips de SiC de grande formato. O estudo utiliza especificamente um chip de 1200 V, 3,5 mΩ desenvolvido pela SiChain Semiconductors em Ningbo. Esse único chip de grande porte possui uma capacidade intrínseca de condução de corrente muito maior — até 350 A a 150 °C — em comparação com os chips menores de 16 mΩ tipicamente usados em módulos HPD.
A hipótese central da pesquisa é elegante em sua simplicidade: ao reduzir o número de dispositivos em paralelo, o impacto das variações de parâmetros é drasticamente reduzido. Se um módulo puder alcançar sua corrente-alvo com quatro chips grandes em vez de dezesseis pequenos, haverá simplesmente menos oportunidades para um desequilíbrio significativo. Mesmo que a variação relativa de Rds(on) seja a mesma, a diferença absoluta na corrente entre o chip com maior e menor condução será menor, levando a um perfil de temperatura mais uniforme através do módulo.
Para validar esse conceito, a equipe projetou e fabricou um módulo de potência protótipo de alta densidade de potência utilizando essa estratégia de chips grandes. Um facilitador chave desse design é a adoção de uma tecnologia de encapsulamento de cobre ligado diretamente (DBC) em múltiplas camadas. Diferentemente dos pacotes tradicionais com fios de ligação (wire-bond), onde longos fios introduzem uma indutância parasita significativa, o design DBC em múltiplas camadas cria uma estrutura vertical em forma de sanduíche. Os grandes chips de SiC são posicionados entre duas camadas de DBC, e as conexões são feitas por meio de metalização direta e soldagem. Esse design reduz drasticamente a indutância parasita no loop de potência principal, o que é crucial para a comutação de alta velocidade e para minimizar picos de tensão que podem danificar o dispositivo. Mais importante ainda para este estudo, a disposição simétrica e planar do DBC em múltiplas camadas fornece caminhos de corrente e condução térmica inherentemente equilibrados para os chips em paralelo. Essa simetria física complementa a estratégia de chips grandes, garantindo que quaisquer pequenas diferenças elétricas ou térmicas não sejam exacerbadas por um design de pacote assimétrico.
Os pesquisadores realizaram um teste de pulso duplo em seu módulo protótipo, um método padrão para avaliar as características de comutação dinâmica dos semicondutores de potência. Os resultados foram convincentes. O módulo funcionou com sucesso com uma tensão de barramento de 800 V com uma corrente de pico de 350 A a uma temperatura de junção de 150 °C, demonstrando seu desempenho elétrico robusto. Em uma comparação direta, um módulo convencional com fios de ligação que utiliza o mesmo tipo de chip grande começou a exibir fortes oscilações no sinal da porta a uma tensão muito mais baixa de 650 V, destacando o desempenho eletromagnético superior e a estabilidade do pacote DBC em múltiplas camadas. Essa validação experimental bem-sucedida demonstrou que o conceito de chips grandes e encapsulamento de baixa indutância não é apenas teórico, mas uma solução viável e de alto desempenho.
Embora os resultados experimentais tenham confirmado a funcionalidade básica do módulo, o verdadeiro poder da pesquisa reside em sua sofisticada análise de simulação, que aprofunda a complexa interação entre o comportamento elétrico e térmico. A equipe construiu um modelo de simulação eletrotérmica acoplada, uma ferramenta poderosa que vincula um modelo de circuito elétrico dos MOSFETs em paralelo com um modelo de rede térmica detalhado da estrutura física do módulo. Esse modelo térmico, baseado na abordagem de rede Foster, representa com precisão como o calor flui da área ativa do chip (a junção) através das várias camadas do pacote (solda, DBC, placa de base) até o dissipador de calor.
A simulação foi projetada para imitar um cenário operacional realista: uma carga que aumenta linearmente, simulando uma aceleração de um VE. Os pesquisadores executaram dois conjuntos de simulações. O primeiro conjunto ignorou o efeito de retroalimentação de temperatura, assumindo essencialmente que os parâmetros elétricos dos chips permaneciam constantes independentemente da temperatura. Nesse cenário, o desequilíbrio de corrente cresceu constantemente com o aumento da carga, e a simulação previu uma diferença de temperatura máxima significativa entre o chip mais quente e o mais frio no módulo.
O segundo conjunto de simulações, mais realista, incorporou a retroalimentação de temperatura. À medida que a temperatura de cada chip virtual aumentava devido à sua dissipação de potência, o modelo ajustava dinamicamente seu Rds(on) de acordo com o coeficiente de temperatura positivo conhecido do SiC. Isso criou um sistema de loop fechado onde a temperatura influencia a corrente, e a corrente influencia a temperatura.
Os resultados dessa simulação acoplada foram a descoberta mais significativa do estudo. Como esperado, quando a retroalimentação de temperatura foi incluída, a diferença de temperatura máxima entre os chips foi menor do que no caso sem retroalimentação, confirmando o efeito de autorregulação do coeficiente de temperatura positivo. No entanto, a percepção fundamental foi a comparação entre dois designs diferentes de módulos: um com quatro chips grandes de 3,5 mΩ, e outro com dezesseis chips pequenos de 16 mΩ, ambos projetados para lidar com a mesma corrente total.
A simulação mostrou claramente que o módulo com quatro chips grandes manteve uma diferença de temperatura máxima menor do que o módulo com dezesseis chips pequenos, mesmo quando a retroalimentação de temperatura estava ativa. Essa evidência numérica apoia firmemente a tese central: usar menos chips maiores é uma estratégia mais eficaz para alcançar uma distribuição uniforme de temperatura do que depender apenas das propriedades de autorregulação inerentes ao material em uma configuração de alta paralelização. A redução no número de dispositivos em paralelo se traduz diretamente em um melhor controle térmico e, por extensão, em uma maior confiabilidade.
Esta pesquisa representa uma contribuição significativa para o campo da eletrônica de potência para veículos elétricos. Vai além da simples adoção da tecnologia SiC e aborda um desafio fundamental no nível do sistema em sua implementação. Ao combinar uma estratégia inovadora de dispositivos (chips grandes) com uma tecnologia de encapsulamento avançada (DBC em múltiplas camadas), a equipe demonstrou um caminho claro para uma maior densidade de potência e uma melhoria na confiabilidade. As implicações são vastas. Para os fabricantes de automóveis, essa tecnologia poderia permitir o desenvolvimento de inversores mais compactos e leves, liberando espaço e reduzindo o peso total do veículo, melhorando ainda mais a eficiência e a autonomia. A maior uniformidade térmica também significa que o inversor pode operar em níveis de potência mais altos com maior confiança em sua durabilidade a longo prazo, apoiando a tendência para veículos elétricos de alto desempenho.
Além disso, este trabalho destaca a importância de uma abordagem de design holística. O sucesso não se deve a um único avanço, mas à integração sinérgica de avanços na fabricação de dispositivos semicondutores, na tecnologia de encapsulamento de módulos de potência e na simulação no nível do sistema. Ele enfatiza que o futuro dos veículos elétricos será construído sobre inovações integradas como esta, onde a ciência dos materiais, a engenharia elétrica e o gerenciamento térmico convergem para resolver problemas complexos do mundo real.
Em conclusão, o estudo de Li, Ning e seus colegas apresenta uma visão convincente para a próxima geração de eletrônica de potência para veículos elétricos. Ao defender o uso de chips de SiC de grande formato dentro de um pacote simétrico de baixa indutância, eles criaram uma solução que aborda diretamente os problemas críticos de desequilíbrio de corrente e temperatura. Essa abordagem não promete apenas maior eficiência e densidade de potência, mas também estabelece uma base mais sólida para a confiabilidade a longo prazo, essencial para os veículos elétricos no mercado de massa. À medida que a indústria automotiva continua sua transformação rumo à eletrificação, inovações como esta serão os heróis silenciosos, trabalhando no interior do powertrain para tornar a condução elétrica mais eficiente, mais poderosa e, em última análise, mais sustentável.
Dongrun Li, Puqi Ning, Yuhui Kang, Tao Fan, Guangyin Lei, Wenhua Shi, Institute of Electrical Engineering, Chinese Academy of Sciences, Journal of Power Supply, DOI: 10.13234/j.issn.2095-2805.2024.3.93